VisualApplets 3.0.3 中的更改和已修复问题#
已实现的固件#
PoCL 检测机制的进一步增强#
- 针对 marathon Camera Link 和 LightBridge 图形采集卡，在 VisualApplets 中实现的 PoCL 检测机制得到了进一步扩展。引入了 PoCL 控制器的新状态：状态
NonPoCL_Save是检测相机的 PoCL 兼容性与连接 GND 之间的安全时间间隔。 -
- 状态
NonPoCL_Save反映为参数的新值PoCLStatePortA/PoCLStatePortB在算子中BoardStatus. - 状态
PoCL_Cable_Connection_Stability（在 VisualApplets 3.0.2 中引入，为 1.8 秒，用于验证 PoCL 兼容信号的稳定性）现在也反映为参数的新值PoCLStatePortA/PoCLStatePortB在算子中BoardStatus.
参数
PoCLStatePortA/PoCLStatePortB是动态读取参数，即可以在运行时读取 PoCL 控制器的状态。 - 状态
增强的 PCIe 检测#
- 所有 microEnable 5 marathon、ironman 和 LightBridge 固件：增强了 PCIe 检测。
支持 PCIe Generation 1#
- 现在，所有 microEnable 5 marathon 和 LightBridge 固件也支持 PCIe 第一代（除了 PCIe 第二代之外）。第一代的实现比第二代消耗更少的资源，因此对于不需要第二代的高带宽但资源匮乏的设计非常有用。
Operators#
所有算子#
- 现在可以在算子、分层框或用户库元素上添加/删除节点，而不会产生任何副作用。连接到更改后的算子/HBox 的所有仿真模块保持连接状态。
RamLUT#
-
更快地加载初始化文件
RamLUT二进制模式下的算子： 初始化文件的加载速度，针对算子RamLUT已得到增强。 -
扩展的数据输出： 操作员
RamLUT现在支持 128 Bit Data 输出，从而能够充分利用最大 RAM 带宽。
O 型算子#
- 现在，O 型算子在从无限源获取图像数据时也可以并行实现。
TxLink / RxLink#
- Operators
TxLink/RxLink在使用较小的 Parallelism 和 Bit Width 时不再导致时序错误。（与 microEnable IV VD4-CL/-PoCL 和 microEnable IV VQ4–GE/-GPoE 相关。已修复。） - 增强了文档说明，规定了 Bit Width 和 Parallelism 的推荐设置，以确保良好的布线结果。
ROM 和 LUT#
Operators ROM 和 LUT 新增了一个参数 ImplementationType 该参数会影响算子的实现策略，即用于实例化算子的逻辑元件。可用选项包括 AUTO、BRAM 或 LUTRAM。这允许使用带有大 LUT 的 applet 进行设计，例如在 mE5-MA-VCL (Kintex) 上具有 2^16 个地址。
SYNC#
SYNC算子现在在 SyncToMax 模式下也能访问有效的 Memory 区域。
User Library#
- 现在更新用户库元素不会产生任何副作用。所有连接到已更新元素的仿真模块都将保持连接状态。
CameraGrayFull und CameraRgbFull#
- 算子修复
CameraGrayFull和CameraRgbFull: 这两个算子在 80bit 模式 AreaScan（8tapx10bit 和 10tapx8bit）中存在一个 bug，在某些特殊情况下会导致一帧内丢失一行。（LineScan 配置不受影响。）受影响的目标平台是 ironman 和 marathon Camera Link 采集卡。此问题已修复。
其他修复#
- 当 VisualApplets 安装路径包含空格字符时，使用 Vivado 工具链的综合也能正常工作。
- 设计中的注释框现在支持 UTF-8 字符，即用户现在可以添加包含韩文或中文等语言的注释框。
- 在“项目信息”面板中VisualApplets 程序窗口，资源：现在还显示了“嵌入式 ALU”资源的消耗情况。
- 加载和刷新用户库现在可以顺畅运行。