VisualApplets 3.0.3 中的更改与修复的问题#
已实现的固件#
PoCL 检测机制的进一步增强#
- 在 VisualApplets 中针对 marathon Camera Link 和 LightBridge 采集卡实现的 PoCL 检测机制得到了进一步扩展。引入了 PoCL 控制器的新状态：状态
NonPoCL_Save是感测相机的 PoCL 兼容性与连接 GND 之间的一个安全时间间隔。 -
- 状态
NonPoCL_Save将反映为参数的新值PoCLStatePortA/PoCLStatePortB在运算符中BoardStatus. - 状态
PoCL_Cable_Connection_Stability（在 VisualApplets 3.0.2 中引入，为 1.8 秒，用于验证 PoCL 兼容信号的稳定性）现在也反映为参数的新值PoCLStatePortA/PoCLStatePortB在运算符中BoardStatus.
参数
PoCLStatePortA/PoCLStatePortB是动态读取参数，即可以在运行时读取 PoCL 控制器的状态。 - 状态
增强的 PCIe 检测#
- 所有 microEnable 5 marathon、ironman 和 LightBridge 固件：增强了 PCIe 检测。
支持 PCIe Generation 1#
- 现在，所有 microEnable 5 marathon 和 LightBridge 固件也支持 PCIe Generation 1（除 PCIe Generation 2 外）。Generation 1 的实现比 Generation 2 消耗更少的资源，因此对于不需要 Generation 2 的高带宽但资源紧缺的设计非常有用。
算子#
所有 Operator#
- 现在可以在运算符、分层框或用户库元素上添加/删除节点，而不会产生任何副作用。连接到更改后的运算符/HBox 的所有仿真模块将保持连接状态。
RamLUT#
-
更快地加载初始化文件，适用于
RamLUT处于二进制模式的 Operator： operator 初始化文件的加载速度RamLUT在二进制模式下已得到提升。 -
扩展的数据输出： 算子
RamLUT现在支持 128 Bit 数据输出，从而能够使用最大的 RAM 带宽。
O-type Operator#
- 现在，当 O 型运算符从无限源获取图像数据时，也可以并行实现。
TxLink / RxLink#
- 算子
TxLink/RxLink在使用小的 Parallelism 和 Bit Width 时，不再引起定时错误。（这与 microEnable IV VD4-CL/-PoCL 和 microEnable IV VQ4–GE/-GPoE 相关。已修复。） - 增强了文档，说明了针对 Bit Width 和 Parallelism 的推荐设置，以确保良好的布线结果。
ROM 和 LUT#
算子 ROM 和 LUT 拥有一个新参数 ImplementationType 它会影响运算符的实现策略，即用于实例化运算符的逻辑元素。可用选项为 AUTO、BRAM 或 LUTRAM. 这允许设计使用大型 LUT 的 applet，例如在 mE5-MA-VCL (Kintex) 上具有 2^16 个地址。
SYNC#
SYNC运算符现在在 SyncToMax 模式下也可以访问有效的内存区域。
用户库#
- 现在更新用户库元素不会产生任何副作用。连接到已更新元素的所有仿真模块将保持连接状态。
CameraGrayFull 和 CameraRgbFull#
- 修复了运算符
CameraGrayFull和CameraRgbFull：这两个运算符在 80bit 模式 AreaScan（8tapx10bit 和 10tapx8bit）中存在一个 Bug，在某些特殊情况下会导致帧内丢线。（LineScan 配置不受影响。）受影响的目标平台是 ironman 和 marathon Camera Link 采集卡。此问题已修复。
其他修复#
- 当 VisualApplets 安装路径包含空格字符时，使用 Vivado 工具链的综合也能正常工作。
- 设计中的注释框现在支持 UTF-8 字符，即用户现在可以添加包含韩语或中文等语言的注释框。
- 在 VisualApplets 程序窗口的 Project Info 面板中，Resources：现在还会显示“Embedded ALU”资源的消耗情况。
- 加载和刷新用户库现在可以顺畅运行。