VisualApplets 3.5.0 版本已知问题
信息
如果在已安装 Xilinx Vivado 2017.2 或 2017.3 版本的计算机上安装 Windows 10 Fall Creators 更新（版本 1709），则 Xilinx Vivado 可能无法正常工作。因此，您可能无法构建使用 VisualApplets 创建的设计。
请按照 Xilinx Support 提供的临时变通方法恢复 Xilinx Vivado 2017.2 或 2017.3 安装的正常运行。
信息
如果您安装了上述 Windows 10 更新，则使用早于 Vivado 2017.4 的 Xilinx 工具时，构建流程可能无法正常工作。因此，您可能无法构建使用 VisualApplets 创建的设计。
对于早于 Vivado 2017.4 的 Vivado 版本，Xilinx 工具链的日志输出中可能会显示错误消息，提示某些黑盒实例包含未定义的内容。对于 ISE，无法确定 Xilinx 工具版本，并且 FPGA 类型检查失败。
Follow the workaround provided by Xilinx Support to make the ISE installation work again (section "ISE 14.7 64-bit - Turning off SmartHeap"). The same workaround can be used for Vivado where you need to perform the file substitution actions in the <VivadoInstallDir>/ids_lite/ISE/lib/nt64 directory.
常规
| 摘要： | 无法使用 Xilinx Vivado 2024.2 构建 Applet |
| 描述： | 如果使用 Xilinx Vivado 2024.2 或更高版本构建 Applet，构建流程可能会因 Vivado 崩溃而失败。 |
| 解决方案： | 此问题已在 VisualApplets 3.5.1 版本中修复，请将您的 VisualApplets 安装更新至 3.5.1 版本。或者，使用其他 Xilinx Vivado 版本。 |
| 单号 ID： | 320463 |
| 摘要： | 对于 mE5 平台和 imaFlex 平台，资源估算可能过低 |
| 描述： | 对于 mE5 和 imaFlex 平台，某些算子（即 Blob 和 Histogram）的资源估算可能会低估所使用的块 RAM 数量。根据模块配置，块 RAM 资源的实际使用量可能会高出 50% 以上。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 297790 |
| 摘要： | 使用剪贴板复制内容无法正常工作 |
| 描述： | 无法使用剪贴板（复制和粘贴）将在此版本 VisualApplets 中打开的设计内容复制到 VisualApplets 3.3.2 或更早版本中打开的设计中。但是，从任意 VisualApplets 版本复制到此版本是可以正常工作的。 |
| 解决方案： | 将您的设计保存为旧版 *.va 文件格式，在旧版本的 VisualApplets 中将其打开，然后从那里复制代码内容。 |
| 单号 ID： | – |
| 摘要： | 加载到模拟探针查看器中的 RGB 图像可能会保存为单色图像（8 位） |
| 描述： | 在 Simulation Probe Viewer 中，各个颜色通道包含相同数值的 RGB 图像将保存为单色图像（即 8 位图像），而不会保存为 24 位图像。 |
| 解决方案： | 若要保留通道，请将图像保存为 BMP 文件格式。 |
| 单号 ID： | 266977 |
| 摘要： | Xilinx ISE 构建工具链不支持 Windows 11 |
| 描述： | Xilinx ISE 构建工具链不支持 Windows 11。因此，无法使用 Xilinx ISE 构建 VisualApplets 设计。 |
| 解决方案： | 如果要为需要使用 Xilinx ISE 构建的平台构建 Applet，请在 Windows 10 下安装 VisualApplets。如果您的目标平台受 Vivado 支持，请使用 Xilinx Vivado 构建 Applet（Vivado 支持 Windows 11）。请参阅系统要求部分，了解 Vivado 支持哪些平台。 |
| 单号 ID： | 236990 |
| 摘要： | 无法使用某些 Xilinx Vivado 版本为 mE5-CL 平台构建 applet |
| 描述： | 无法使用 2020.2 到 2021.1 之间的 Vivado 版本为 mE5-CL 平台构建 applet。 |
| 解决方案： | 该问题已在 Xilinx Vivado 2021.2 版本中得到修复。因此，为避免此问题，请使用 Vivado 2021.2 或更高版本。 |
| 单号 ID： | 217879 |
| 摘要： | 将设计转换为不同的硬件平台时，硬件相关算子库可能不可用 |
| 描述： | 将 VisualApplets 设计转换为不同的硬件平台时，在某些情况下，目标平台的硬件相关算子库可能不可用。 |
| 解决方案： | 要解决此问题，请重新启动 VisualApplets。 |
| 单号 ID： | – |
| 摘要： | 构建 applet 时出现 Xilinx Vivado 警告 |
| 描述： | 当您使用 Xilinx Vivado 工具构建 applet 时，可能会收到严重警告（在 LinkDesign 构建步骤中）。这些警告是由 Xilinx 工具链内部的问题引起的。Xilinx 已知晓此问题，目前正在修复中。例如：
CRITICAL WARNING: [Shape Builder 18-137] Cannot obey LUTNM/HLUTNM constraint for instances …/PART1174 and …/PART1175. Illegal to place instance …/PART1174 on site SLICE_X2Y0. The location site type does not match the instance type. Instance …/PART1174 belongs to a shape with reference instance …/PART1175. Shape elements have relative placement respect to each other. The invalid location might result from a constraint on any of the instance in the shape..
|
| 解决方案： | 请忽略这些警告。此问题对于在 VisualApplets 中创建的设计并不严重。 |
| 单号 ID： | – |
| 摘要： | *.va 文件名仅支持 ASCII 字符 |
| 描述： | 在为 *.va 文件命名时，只能使用基于 ASCII 字符的字体；这意味着文件名不支持亚洲语言字体、西里尔字母、希腊语或阿拉伯语字体等。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | – |
| 摘要： | 仅为第一个启动的 VisualApplets 实例保存配置 |
| 描述： | 只有最先启动的 VisualApplets 实例才能保存其配置。随后启动的所有 VisualApplets 实例都只有临时配置，关闭实例时这些配置将被丢弃。这涉及构建设置、库设置、系统设置、常规 VisualApplets 设置等。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 342725 和 347964 |
| 摘要： | 当层次框中的 M 型算子直接连接到输入端口时出现 Design Rules Check 错误 |
| 描述： | 如果使用层次框，在某些特定情况下，Design Rules Check 可能会出现以下错误消息：“算子 ABC（层次框）的输入 XYZ 必须连接到 O 型算子，例如 NOP。”原因是放置在层次框中的某些 M 型算子不能直接连接到层次框的输入端口。这仅适用于某些特定的 M 型算子。 |
| 解决方案： | 您可以通过在层次框的输入端口和 M 型算子的输入端口之间放置一个 NOP 算子来解决此问题（在层次框内）。 |
| 单号 ID： | – |
| 摘要： | 使用逐行 1D 模拟模式时出现 Design Rules Check 错误 |
| 描述： | 对于在早期版本的 VisualApplets 中通过 Design Rules Check 的某些设计，可能会报告有关最大图像高度的链接错误。特别是，当涉及 1D 处理且激活了新的逐行模拟模式（默认）时，可能会发生这种情况。原因是在逐行模式下，某些算子向输出链接传播输入链接的 max. img height 的方式与以前不同。 |
| 解决方案： | 您可以通过切换到旧版模拟模式或添加 SetDimension 模块来调整最大图像高度值，从而解决此问题。 |
| 单号 ID： | – |
| 摘要： | 使用逐行 1D 模拟模式时运行时间增加 |
| 描述： | 对于某些设计，模拟运行时间可能比早期版本的 VisualApplets 长得多。特别是，当涉及 1D 处理、激活了新的逐行模拟模式（默认）且设计包含许多模拟探针时，可能会发生这种情况。 |
| 解决方案： | 您可以通过切换到旧版模拟模式或减少模拟探针的数量来解决此问题。 |
| 单号 ID： | – |
| 摘要： | 针对 CXP 的 SDK：对 SISO_GenICam 库的访问必须由用户编写程序实现 |
| 描述： | CXP SDK：对 SISO_GenICam 库的访问不是自动生成的，必须由用户进行编程。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | – |
| 摘要： | 提高 FPGA 设计时钟频率可能会导致构建变慢 |
| 描述： | 提高 FPGA 设计时钟频率可能会导致构建流程耗时极长甚至失败，因为无法满足时序约束。这很大程度上取决于 VisualApplets 设计的内容。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 8513 |
| 摘要： | 大图像未显示在模拟探针中 |
| 描述： | 当模拟探针包含非常大的图像时，VisualApplets 可能会因内存限制而无法正确显示这些图像。在这种情况下，将显示灰色图像（即所有像素的值均为 205 (0xCD)）。 |
| 解决方案： | 使用较小的图像进行模拟。 |
| 单号 ID： | 6822 |
| 摘要： | 模拟仅支持小于 2 GB 的图像 |
| 描述： | 在模拟过程中，任何图像的内部缓冲区大小都限制为 2 GB。对于大于 2 GB 的图像模拟，模拟会停止并显示错误消息。 |
| 解决方案： | 使用小于 2 GB 的图像进行模拟。 |
| 单号 ID： | 240989 |
Library Accumulator
Histogram Operator
| 摘要： | 连续相同像素值导致直方图结果不正确 |
| 描述： | 当连续的输入像素具有相同时，Histogram 算子无法正常工作。在此类情况下，直方图计数可能会丢失，从而导致结果不正确。 |
| 解决方案： | 请升级至 VisualApplets 3.7.0 或更高版本；该问题已在该版本中修复。 |
| 单号 ID： | 353017 |
Library Blob
Blob_Analysis_1D 算子
| 摘要： | 即： Blob_Analysis_1D 算子设置 object size exceeds maximum 标志与预期不符 |
| 描述： | 如果对象因超出由 max_object_height_bits 参数定义的最大尺寸而被截断，则相应的 object size exceeds maximum 定义的尺寸上限而被截断，则该标志设置在被截断的对象中，而不是设置在后续对象中。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 9685 |
| 摘要： | 即： Blob_Analysis_1D 算子未设置 label overflow 标志 |
| 描述： | 即： label overflow 指示所有标签均在使用中且当前对象无法被标记的标志从未被置位。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 9691 |
| 摘要： | 即： Blob_Analysis_1D 算子每行允许的标签数比定义少 20 个 |
| 描述： | 由 Label_bits 参数定义的可用标签数量减少了 20 个。例如，如果 Label_bits 定义的可用标签数量设置为 5 时，仅有 12 个（2^5 - 20）标签可用，而不是预期的 32 个（2^5）。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 9688 |
| 摘要： | 该项的仿真 Blob_Analysis_1D 算子与硬件行为不一致 |
| 描述： | 对象特征输出的顺序在硬件和软件中可能有所不同。这是因为硬件输出取决于无法在 VisualApplets 中进行仿真的数据时序。此外，FlushI 输入与图像数据输入是异步的，因此完成输出帧的操作可能无法以真实的方式进行仿真。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 7709 |
Library Color
| 摘要： | 某些色彩转换无法按预期工作 |
| 描述： | 以下算子 彩色 库中的算子应谨慎使用：某些色彩转换的工作方式可能与用户的假设不符：
- HSI2RGB 将 HSL 转换为 RGB
- RGB2YUV 将 RGB 转换为 YCbCr
- XYZ2LAB 使用符合以下定义的常量：www.easyrgb.com
|
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | – |
| 摘要： | 负转换系数的限制 |
| 描述： | 即： ColorTransform 算子仅在输入格式为有符号数或系数为静态时才支持负转换系数。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 251344 |
BAYER5x5Linear 算子
| 摘要： | VisualApplets 中针对以下项的资源评估 BAYER5x5Linear 与 Xilinx 中的评估不同 |
| 描述： | BAYER5x5Linear：在某些情况下，VisualApplets 中该算子的资源评估（在 FPGA 资源使用情况 对话框中）可能与布线后（Place & Route）由 Xilinx 工具显示的评估结果不同。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 6426 |
Library Compression
JPEG_Encoder 算子
| 摘要： | 以下项的输出传输 JPEG_Encoder 算子启动时间早于实际图像数据传输 |
| 描述： | 算子：为了优化图像吞吐率（带宽），该算子在激活标头生成后就会立即输出标头——甚至在图像数据到达算子输入端之前。这样一来，标头数据的传输就不会中断图像数据的传输，因为标头是提前传输的。这种做法的缺点是算子的输出传输启动时间早于实际图像数据传输。在特定情况下，这可能会导致异常：
如果您使用 SourceSelector 算子直接在 JPEG_Encoder： SourceSelector 算子之后，一旦获取到标头数据，就会将部分处理过的帧进行登记。因此，如果 SourceSelector 切换为从 JPEG_Encoder, SourceSelector 无法切换到任何其他源，因为它总是检测到未完成的帧。此外，当启用标头生成且 SourceSelector 从另一个源切换到 JPEG_Encoder 通道时，第一幅图像将丢失。 |
| 解决方案： | 如果在 eVA 设备上运行，请确保输出端能够在传感器传输开始之前接收数据传输。 |
| 单号 ID： | – |
Library Debugging
ImageFlowControl 算子
| 摘要： | 溢出情况后的受损帧 |
| 描述： | 使用 ImageFlowControl 处于虚拟帧生成模式下的算子可能会导致输出受损帧。这种情况发生在溢出情况之后，即发出了一系列虚拟帧来补偿丢失的帧时。 |
| 解决方案： | 将 VisualApplets 更新至 3.6.0 版本。此问题已在 VisualApplets 3.6.0 版本中修复。 |
| 单号 ID： | 248227 |
Library Filter
DILATE 算子
| 摘要： | 在 DILATE 算子的硬件实现中，结构元素已旋转 |
| 描述： | 算子的硬件实现 DILATE 不同于仿真和文档。在硬件实现中，结构元素已旋转。 |
| 解决方案： | 将 VisualApplets 更新至 3.6.0 版本。此问题已在 VisualApplets 3.6.0 版本中修复。 |
| 单号 ID： | 267460 |
FIRKernelNxM 算子
| 摘要： | FIRKernelNxM 算子可能会导致处理错误 |
| 描述： | 即： FIRKernelNxM 算子在以下情况下可能会导致处理错误： EdgeHandling 参数设置为常量，列数 > 2*parallelism，卷积核列数为偶数，且 parallelism > 1。该错误可以在图像左边界处监视到，此时帧内的卷积核位置使用了错误的像素数据。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 2939 |
触发算子
| 摘要： | 触发算子可能会在触发输出线上产生毛刺 |
| 描述： | 在将 applet 加载到采集卡上的初始化阶段，触发算子可能会在触发输出线上产生毛刺。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | – |
Memory Library
RamLUT算子
| 摘要： | 在采集期间向 RamLUT 算子写入初始化数据对 imaFlex 平台无效 |
| 描述： | 在采集期间向 RamLUT 算子写入初始化数据对 imaFlex 平台无效。只有在停止采集时才能配置内存内容。 |
| 解决方案： | 在向 RamLUT 算子写入初始化数据之前，请先停止采集。或者将 VisualApplets 更新至 3.6.0 版本，因为此问题已在 VisualApplets 3.6.0 中修复。 |
| 单号 ID： | 319280 |
ImageBufferMultiRoiDyn 算子
| 摘要： | 小图像的时序错误 |
| 描述： | 即： ImageBufferMultiRoiDyn 算子在输入图像非常小的情况下可能会导致时序错误。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | – |
| 摘要： | 即： ImageBufferMultiRoiDyn 算子在 ROI 宽度值等于时无法正常工作 Parallelism |
| 描述： | 的值。如果 ROI Width 的值等于 Parllelism的值，ROI 将不会按预期读出。相反，第一像素/行会被重复 ROI Height 次。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 307592 |
ImageSequence 算子
| 摘要： | 由以下原因引起的构建错误： ImageSequence 算子 |
| 描述： | 即： ImageSequence operator（算子）可能会导致构建错误（时序错误）。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 2422 |