VisualApplets Release 3.3.2 已知问题
信息
虽然 VisualApplets 3.3.2 的 Update 2301 允许在 Windows 中使用 VisualApplets，但对于某些 Vivado 安装，构建流程可能会在 Design-Rules-Check-2 步骤之后停止，并显示错误消息 Error: -1 Error checking FPGA software。如果您遇到此问题，请修改您的构建设置，以便不激活前提条件检查。
信息
如果在已安装 Xilinx Vivado 2017.2 或 2017.3 版本的计算机上安装 Windows 10 Fall Creators 更新（版本 1709），则 Xilinx Vivado 可能无法正常工作。因此，您可能无法构建使用 VisualApplets 创建的设计。
请按照 Xilinx Support 提供的临时变通方法恢复 Xilinx Vivado 2017.2 或 2017.3 安装的正常运行。
信息
如果您安装了上述 Windows 10 更新，则使用早于 Vivado 2017.4 的 Xilinx 工具时，构建流程可能无法正常工作。因此，您可能无法构建使用 VisualApplets 创建的设计。
对于早于 Vivado 2017.4 的 Vivado 版本，Xilinx 工具链的日志输出中可能会显示错误消息，提示某些黑盒实例包含未定义的内容。对于 ISE，无法确定 Xilinx 工具版本，并且 FPGA 类型检查失败。
Follow the workaround provided by Xilinx Support to make the ISE installation work again (section "ISE 14.7 64-bit - Turning off SmartHeap"). The same workaround can be used for Vivado where you need to perform the file substitution actions in directory <VivadoInstallDir>/ids_lite/ISE/lib/nt64.
常规
| 摘要： | 包含 Color Flavor 值的 LAB, XYZ, HSL, HSV或 YCrCb 的 Tcl 脚本会在导入期间引发错误 |
| 描述： | 将设计导出到带有 Color Flavor 值 LAB, XYZ, HSL, HSV或 YCrCb 的链接属性的 Tcl 脚本时，从脚本导入设计会导致错误。 |
| 解决方案： | 此问题已在 VisualApplets 3.4.0 中修复。请将您的 VisualApplets 版本更新至 3.4.0 |
| 单号 ID： | 258727 |
| 摘要： | 加载 TIF 格式的小图像会导致 Image Magick 错误 |
| 描述： | 加载 TIF 格式的小图像有时会失败，并显示错误消息 Image Magick library: Image format is not supported. Error code: -70002。 |
| 解决方案： | 在 VisualApplets System Settings 中，将 I/O Image Library 设置为 Native，而不是 Image Magick。或者将您的 VisualApplets 版本更新至 3.4.0。 |
| 单号 ID： | 265278 |
| 摘要： | VisualApplets 有时无法检测到 Vivado 版本号 |
| 描述： | 如果使用 Vivado 2023.1 或更高版本构建 applet，VisualApplets 将无法检测到 Vivado 版本号。 |
| 解决方案： | 将您的 VisualApplets 版本更新至 3.4.0，或者修补 Vivado 安装中的 vivado.bat 文件，方法是在以下内容之后直接插入 @echo off:
if "%1"=="-version" (
goto returnVersionInfo
) else (
goto proceed
)
:returnVersionInfo
echo Vivado v2023.1 (64-bit)
:proceed |
| 单号 ID： | 285232 |
| 摘要： | Xilinx ISE 构建工具链不支持 Windows 11 |
| 描述： | Xilinx ISE 构建工具链不支持 Windows 11。因此，无法在 Xilinx ISE 下构建 VisualApplets 设计。 |
| 解决方案： | 如果您要为需要使用 Xilinx ISE 构建的平台构建 applet，请在 Windows 10 或 8.1 下安装 VisualApplets。如果您的目标平台受 Vivado 支持，请使用 Xilinx Vivado 构建 applet（Vivado 支持 Windows 11）。请参阅系统要求了解 Vivado 支持哪些平台。 |
| 单号 ID： | 236990 |
| 摘要： | 无法使用某些 Xilinx Vivado 版本为 mE5-CL 平台构建 applet |
| 描述： | 无法使用 2020.2 到 2021.1 之间的 Vivado 版本为 mE5-CL 平台构建 applet。 |
| 解决方案： | 该问题已在 Xilinx Vivado 2021.2 版本中得到修复。因此，为避免此问题，请使用 Vivado 2021.2 或更高版本。 |
| 单号 ID： | 217879 |
| 摘要： | 在 Windows 8 上，您必须将用户目录定义为目标目录 |
| 描述： | 在 Microsoft Windows 8 上，您必须将用户目录定义为目标目录。或者，也可以使用具有完全访问权限的任何其他目录。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | – |
| 摘要： | 将设计转换为不同的硬件平台时，硬件相关算子库可能不可用 |
| 描述： | 将 VisualApplets 设计转换为不同的硬件平台时，在某些情况下，目标平台的硬件相关算子库可能不可用。 |
| 解决方案： | 要解决此问题，请重新启动 VisualApplets。 |
| 单号 ID： | – |
| 摘要： | 模拟出错后您需要重置模拟条件 |
| 描述： | 发生仿真错误后，需要重置仿真条件 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | – |
| 摘要： | 构建 applet 时出现 Xilinx Vivado 警告 |
| 描述： | 使用 Xilinx Vivado Tools 构建 applet 时，可能会收到严重警告（在构建步骤 LinkDesign 中）。这些警告是由 Xilinx 工具链中的问题引起的。Xilinx 已知晓该问题，目前正在修复中。例如：
CRITICAL WARNING: [Shape Builder 18-137] Cannot obey LUTNM/HLUTNM constraint for instances …/PART1174 and …/PART1175. Illegal to place instance …/PART1174 on site SLICE_X2Y0. The location site type does not match the instance type. Instance …/PART1174 belongs to a shape with reference instance …/PART1175. Shape elements have relative placement respect to each other. The invalid location might results from a constraint on any of the instance in the shape..
|
| 解决方案： | 请忽略这些警告。此问题对于在 VisualApplets 中创建的设计并不严重。 |
| 单号 ID： | – |
| 摘要： | *.va 文件名仅支持 ASCII 字符 |
| 描述： | 在为 *.va 文件命名时，只能使用基于 ASCII 字符的字体；这意味着例如亚洲字体、西里尔字母、希腊语或阿拉伯语字体不支持用于文件名。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | – |
| 摘要： | 仅为第一个启动的 VisualApplets 实例保存配置 |
| 描述： | 只有最先启动的 VisualApplets 实例才能保存其配置。所有后续启动的 VisualApplets 实例都只有临时配置，关闭实例时将会丢弃该配置。这涉及例如构建设置、库设置、系统设置、常规 VisualApplets 设置。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 342725 和 347964 |
| 摘要： | 当层次框中的 M 型算子直接连接到输入端口时出现 Design Rules Check 错误 |
| 描述： | 如果使用层次框，在某些特定情况下，Design Rules Check 可能会出现以下错误消息：“算子 ABC（层次框）的输入 XYZ 必须连接到 O 型算子，例如 NOP。”原因是放置在层次框中的某些 M 型算子不能直接连接到层次框的输入端口。这仅适用于某些特定的 M 型算子。 |
| 解决方案： | 您可以通过在分层框（hierarchical box）的输入端口与 M 型算子的输入端口之间放置一个 NOP 算子来解决此问题（在分层框内）。 |
| 单号 ID： | – |
| 摘要： | 使用逐行 1D 模拟模式时出现 Design Rules Check 错误 |
| 描述： | 对于在早期版本的 VisualApplets 中通过 Design Rules Check 的某些设计，可能会报告有关最大图像高度的链接错误。特别是当涉及到 1D 处理且激活了新的逐行仿真模式（默认）时，可能会发生这种情况。原因是在逐行模式下，某些算子向输出链接传播输入链接的最大图像高度的方式与以前不同。 |
| 解决方案： | 您可以通过切换到旧版仿真模式或添加 SetDimension 模块来调整最大图像高度值，从而解决此问题。 |
| 单号 ID： | – |
| 摘要： | 使用逐行 1D 模拟模式时运行时间增加 |
| 描述： | 对于某些设计，仿真的运行时间可能比早期版本的 VisualApplets 要长得多。特别是当涉及到 1D 处理、激活了新的逐行仿真模式（默认）且设计包含许多仿真探针时，可能会发生这种情况。 |
| 解决方案： | 您可以通过切换到旧版模拟模式或减少模拟探针的数量来解决此问题。 |
| 单号 ID： | – |
| 摘要： | CXP SDK：SISO_GenICam Library 的访问必须由用户进行编程 |
| 描述： | CXP SDK：对 SISO_GenICam 库的访问不是自动生成的，必须由用户进行编程。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | – |
| 摘要： | 提高 FPGA 设计时钟频率可能会导致构建变慢 |
| 描述： | 提高 FPGA 设计时钟频率可能会导致构建流程耗时极长甚至失败，因为无法满足时序约束。这很大程度上取决于 VisualApplets 设计的内容。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 8513 |
| 摘要： | 大图像未显示在模拟探针中 |
| 描述： | 当模拟探针包含非常大的图像时，VisualApplets 可能会因内存限制而无法正确显示这些图像。在这种情况下，将显示灰色图像（即所有像素的值均为 205 (0xCD)）。 |
| 解决方案： | 使用较小的图像进行模拟。 |
| 单号 ID： | 6822 |
| 摘要： | 模拟仅支持小于 2 GB 的图像 |
| 描述： | 在模拟过程中，任何图像的内部缓冲区大小都限制为 2 GB。对于大于 2 GB 的图像模拟，模拟会停止并显示错误消息。 |
| 解决方案： | 使用小于 2 GB 的图像进行模拟。 |
| 单号 ID： | 240989 |
Library Blob
算子 Blob_Analysis_1D
| 摘要： | 该算子 Blob_Analysis_1D 设置标志 object size exceeds maximum 与预期不符 |
| 描述： | 如果对象由于超出参数定义的最大尺寸而被截断 max_object_height_bits，相应的标志 object size exceeds maximum 设置在截断对象中，而不是在前面的对象中。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 9685 |
| 摘要： | 该算子 Blob_Analysis_1D 未设置标志 label overflow |
| 描述： | 标志 label overflow 指示所有标签都在使用中且当前对象无法被标记，该标志永不设置。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 9691 |
| 摘要： | 该算子 Blob_Analysis_1D 每行允许的标签数比定义少 20 个 |
| 描述： | 通过参数定义的可用标签数量 Label_bits 减少了 20 个标签。例如，如果 Label_bits 定义的可用标签数量设置为 5 时，仅有 12 个（2^5 - 20）标签可用，而不是预期的 32 个（2^5）。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 9688 |
| 摘要： | 该算子的仿真 Blob_Analysis_1D 与硬件行为不一致 |
| 描述： | 对象特征输出的顺序在硬件和软件中可能有所不同。这是因为硬件输出取决于无法在 VisualApplets 中进行仿真的数据时序。此外，FlushI 输入与图像数据输入是异步的，因此完成输出帧的操作可能无法以真实的方式进行仿真。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 7709 |
Library Color
| 摘要： | 某些色彩转换无法按预期工作 |
| 描述： | 以下算子 彩色 库中的算子应谨慎使用：某些色彩转换的工作方式可能与用户的假设不符：
- HSI2RGB 将 HSL 转换为 RGB，
- RGB2YUV 将 RGB 转换为 YCbCr，
- XYZ2LAB 使用符合以下定义的常量：www.easyrgb.com
|
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | – |
| 摘要： | 负转换系数的限制 |
| 描述： | 算子 ColorTransform 仅在输入格式为有符号或系数为静态的情况下支持负转换系数。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 251344 |
算子 BAYER5x5Linear
| 摘要： | VisualApplets 中针对以下项的资源评估 BAYER5x5Linear 与 Xilinx 中的评估不同 |
| 描述： | BAYER5x5Linear：在某些情况下，VisualApplets 中该算子的资源估计（在对话框 FPGA 资源使用情况中）可能与 Xilinx 工具在 Place & Route 之后显示的估计值有所不同。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 6426 |
Library Compression
算子 JPEG_Encoder
| 摘要： | 算子的输出传输 JPEG_Encoder 早于实际图像数据传输启动 |
| 描述： | 算子：为了优化其图像吞吐率（带宽），只要激活了标头生成，该算子就会输出标头——甚至在图像数据到达算子输入端之前。通过这种方式，标头数据的传输不会中断图像数据的传输，因为标头是提前传输的。这种做法的缺点是算子的输出传输启动早于实际图像数据传输。在特定情况下，这可能会引起异常：
如果正在使用算子 SourceSelector 直接在 JPEG_Encoder之后：算子 SourceSelector 一获取到标头数据，就会将部分处理过的帧进行注册。因此，如果 SourceSelector 切换为从 JPEG_Encoder, SourceSelector 无法切换到任何其他源，因为它总是检测到未完成的帧。此外，当启用标头生成且 SourceSelector 从另一个源切换到 JPEG_Encoder 通道时，第一幅图像将丢失。 |
| 解决方案： | 如果在 eVA 设备上运行，请确保输出端能够在传感器传输开始之前接收数据传输。 |
| 单号 ID： | – |
Library Debugging
算子 ImageFlowControl
| 摘要： | 溢出情况后的受损帧 |
| 描述： | 使用算子 ImageFlowControl 在虚拟帧生成模式下可能会导致输出帧损坏。这发生在溢出情况之后，即发出了一系列虚拟帧以补偿丢失的帧时。 |
| 解决方案： | 将 VisualApplets 更新至 3.6.0 版本。此问题已在 VisualApplets 3.6.0 版本中修复。 |
| 单号 ID： | 248227 |
Library Filter
算子 FIRKernelNxM
| 摘要： | 算子 FIRKernelNxM 可能会导致处理错误 |
| 描述： | 算子 FIRKernelNxM 可能会在参数中导致处理错误 EdgeHandling 设置为常量，列数 > 2*Parallelism，内核列数为偶数，且 Parallelism > 1，则可能会导致处理错误。可以在图像左侧监视到该错误，此时帧内部的内核位置使用了错误的像素数据。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 2939 |
触发算子
| 摘要： | 触发算子可能会在触发输出线上产生毛刺 |
| 描述： | 在将 applet 加载到采集卡上的初始化阶段，触发算子可能会在触发输出线上产生毛刺。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | – |
Memory Library
算子 ImageBufferMultiRoiDyn
| 摘要： | 小图像的时序错误 |
| 描述： | 算子 ImageBufferMultiRoiDyn 在输入图像非常小的情况下，可能会导致时序错误。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | – |
算子 ImageSequence
| 摘要： | 由 Operator 引发的构建错误 ImageSequence |
| 描述： | 算子 ImageSequence 可能会导致构建错误（时序错误）。 |
| 解决方案： | 暂无可用解决方案。 |
| 单号 ID： | 2422 |