已知问题VisualApplets 版本 3.1

Windows 在安装了 Vivado 2017.2 或 Vivado 2017.3 的 PC 上进行 10 个秋季创意者更新（版本 1709）

如果你安装了Windows 在一台安装了 10 个秋季创意者更新（版本 1709）的 PC 上，有Xilinx 已安装 Vivado 版本 2017.2 或 2017.3， Xilinx Vivado 之后可能无法正常工作。因此，您可能无法构建您用 Vivado 创建的设计。 VisualApplets . |

请按照Xilinx支持提供的解决方法进行操作。 Xilinx Vivado 2017.2 或 2017.3 的安装再次正常工作。（参见https://www.xilinx.com/support/answers/69908.html ）。

1. 用户独立安装VisualApplets 在目录程序中（ Windows导致访问问题。

2. 当您使用以下方式构建小程序时Xilinx 使用 Vivado Tools 时，您可能会收到严重警告（在构建步骤 LinkDesign 中）。这些警告是由于 Vivado Tools 内部存在问题引起的。 Xilinx 工具链。该问题已知。 Xilinx 修复工作正在进行中。但是，由于此问题对于在以下环境中创建的设计而言并非至关重要： VisualApplets这些警告可以忽略。例如：

   CRITICAL WARNING: [Shape Builder 18-137] Cannot obey LUTNM/HLUTNM constraint
   for instances …/PART1174 and …/PART1175. Illegal to place instance
   …/PART1174 on site SLICE_X2Y0. The location site type does not match the
   instance type. Instance …/PART1174 belongs to a shape with reference instance
   …/PART1175. Shape elements have relative placement respect to each other.
   The invalid location might results from a constraint on any of the instance
   in the shape..
   

3. 文件名：命名 *.va 文件时，只能使用基于 ASCII 字符的字体；这意味着，例如，不支持使用亚洲字体、西里尔字体、希腊字体或阿拉伯字体作为文件名。

4. microEnable 5 设计中的带宽对话框marathon 和LightBridge 帧捕获器：内存型运算符的显示值不可靠。内存型运算符的实际数据吞吐量可能有所不同，因为带宽分析没有考虑共享 RAM 的概念。 marathon 和LightBridge 图像采集卡。如果操作员与其他操作员共享 RAM，带宽分析无法检测到这一点，因此不会反映在显示的值中。

5. 只有第一个启动的实例VisualApplets 能够保存其配置。所有VisualApplets 稍后启动的实例仅具有临时配置，这些配置将在实例关闭时被丢弃。这包括构建设置、库设置、系统设置和常规设置等。 VisualApplets 设置。

6. 层级框：如果您使用层级框，在某些特定情况下，设计规则检查可能会出现以下错误消息：“运算符 ABC（层级框）的输入 XYZ 必须连接到 O 型运算符，例如 NOP。” 原因是某些位于层级框内的 M 型运算符不能直接连接到层级框的输入端口。这种情况仅适用于某些特定的 M 型运算符。您可以通过在层级框的输入端口和 M 型运算符的输入端口之间放置一个 NOP 运算符来解决此问题（在层级框内）。

7. CXP SDK：对 SISO_GenICam 库的访问不会自动生成，而必须由用户进行编程。

8. 适用于 microEnable 5 平台的 Applet 必须通过固件刷写工具加载到图像采集卡上（ microDiagnostics ）为了更改小程序。

9. 带宽分析并非精确值，仅为估算值。请谨慎使用此功能，并在目标硬件上运行其他测试。内核操作的带宽计算不考虑内核大小。

10. 应谨慎使用颜色库运算符：某些颜色转换的结果可能与用户预期不符：

    • HSI2RGB 将 HSL 转换为 RGB，
    • RGB2YUV 将 RGB 转换为 YCbCr，
    • XYZ2LAB 根据以下定义使用常量： www.easyrgb.com

11. 操作员 FIRKernelNxM 如果参数 EdgeHandling 设置为常量，列数 > 2*并行度，内核列数为偶数，并行度 > 1。可以在图像的左边界处监控错误，其中帧内内核位置使用了错误的像素数据。

12. 仿真出错后，需要重置仿真条件。

13. 在将小程序加载到帧捕获器时，初始化阶段触发运算符可能会在触发输出线上引起尖峰。

14. 关于微软操作系统的重要说明Windows 8 和 7 32 位/64 位，微软Windows Vista 32位/64位和微软Windows XP 64位系统：建议将用户文件夹定义为目标文件夹。或者，也可以使用任何其他具有完全访问权限的文件夹。

15. DMA资源索引必须从零开始，并且必须连续编号。DRC将对此进行检查。

16. 算子 ImageBufferMultiRoiDyn 输入图像非常小时，可能会导致计时误差。

17. 算子 ImageSequence 可能会导致构建错误（时序错误）。(2422)

18. BAYER5x5Linear: 在某些情况下，VisualApplets 中该算子的资源估计（在对话框 FPGA Resource Usage) 可能与 Place & Route 之后 Xilinx 工具显示的估计值有所不同。(6426)

19. DynamicROI: 在特定条件下，算子 DynamicROI 会输出错误的行长度（输出行长度被错误地延长了一个并行字）。此故障仅在满足以下所有三个条件时才会发生：

    • Parallelism 不是 2 的幂，
    • Xoffset 可以被 Parallelism 整除，并且
    • Xlength 可以被 Parallelism 整除。

    如果不满足这些条件之一，算子 DynamicROI 可以正常工作。此故障发生在 FPGA 实现中。仿真模拟的是正确的算子行为。(7722)

20. 即： SampleDn 当与可被 2 整除的采样因子以及大于 1 的 Parallelism 一起使用时，算子会产生损坏的图像。

21. 自定义算子、Memory 访问：在特定的访问模式下，VisualApplets 3.0.6、3.1、3.1.1 和 3.1.2 版本中自定义算子之外的 Memory 访问会导致数据损坏。此问题已在 VisualApplets 3.2 版本中修复。

22. 当您使用大于 2 GB 的图像仿真设计时，VisualApplets 可能会崩溃。作为一种变通方法，请使用小于 2 GB 的图像进行仿真，并将您的 VisualApplets 升级到 3.3.2 或更高版本。从 3.3.2 版本开始，VisualApplets 不会再崩溃，但在使用大于 2 GB 的图像运行仿真时会出现错误消息。(240989)