Operator Library: Hardware Platform
该算子在采集卡与 Pixelplant 的 Px100 和 Px200 板卡之间以及从 Pixelplant 板卡到采集卡之间提供数据链路。 TxLink 代表输出接口算子。 该链路能够传输任何图像格式的数据。 链路的格式由连接到 TxLink 算子的算子自动指定。
参数 Channel_ID 指定虚拟数据通道的唯一 ID。 这对于寻址相应的接收器并建立通道通信是必要的。 通道 ID 占用一个 TxLink 类型的设备资源。 请查阅 Device Resources 获取设备资源的完整列表。
数据传输由 VisualApplets 的流控制进行控制，且不需要缓冲， 例如，RxLink 输入可以直接连接到 DmaFromPc 算子，而无需使用 ImageBuffer 算子。 但是，如果使用的是像任何相机算子那样的无限源，在 TxLink 之前仍然需要进行缓冲。
数据链路是 px100/200 板卡与 mE4VD4-CL 板卡之间的虚拟通道。 虚拟 TxLink 通的最大数量不得超过 61。 同时，请考虑尽可能少地使用链路，以有效地利用带宽和 FPGA 资源。 所有虚拟 TxLink 数据通道都在带宽为 1GByte/s 的单个物理链路上进行内部映射。
Channel_ID 可以按任意顺序排列，并且可以从 1 到 61 之间的任意索引开始。但是，所有索引都必须是唯一的。 请注意，接收器侧的 RxLinks 必须具有与发送器侧 TxLinks 相同的 ID。
同一板卡上的 TxLinks 和 RxLink 不共享相同的物理通道并且完全独立， 即同一板卡上的 RxLink 和 TxLink 算子可以具有相同或不同的 Channel_IDs，并且以任何方式相互无关。
![[注意]](../common/images/admon/note.png) |
使用 Pixelplant 的设计优化布线 |
|---|---|
|
为了优化带 Pixelplant PX100/PX200/PX200e 的 mE4 设计的布线结果（在构建期间），我们建议 使用满足以下条件的 Bit Width 和 Parallelism 设置： 即 Bit Width 与 Parallelism 的乘积是 64 的倍数。 if 该乘积正好是 64，则可以期待最佳的布线结果。 product = n * 64 n = 1 可实现最佳布线结果。 如果 Bit Width 与 Parallelism 的乘积是 2 的幂且小于或等于 64（但不是 1、2 或 4），也可以期待非常好的布线结果。其他配置可能会导致时序错误。 |
| 适用于以下硬件平台 |
|---|
| microEnable IV VD4-CL/-PoCL |
| pixelPlant 100 |
| pixelPlant 200 |
| Link Parameter | Input Link I |
|---|---|
| Bit Width | [1, 64] |
| Arithmetic | {unsigned, signed} |
| Parallelism | any |
| Kernel Columns | any |
| Kernel Rows | any |
| Img Protocol | {VALT_SIGNAL, VALT_LINE1D, VALD_PIXEL0D} |
| Color Format | any |
| Color Flavor | any |
| Max. Img Width | any |
| Max. Img Height | any |
上一页
