Operator Library: Logic
如果输入链路 A 处的值不等于输入链路 B 处的值,则运算符 CMP_NotEqual 将输出设置为逻辑 "1",否则输出为 "0"。
若要将输入 A 的值与动态参数值进行比较,请改用运算符 IS_NotEqual。
| Link Parameter | Input Link A | Input Link B | Output Link O |
|---|---|---|---|
| Bit Width | [1, 64] 无符号,[2, 64] 有符号 | [1, 64] 无符号,[2, 64] 有符号 | 1 |
| Arithmetic | {unsigned, signed} | as A | unsigned |
| Parallelism | any | as A | as I |
| Kernel Columns | any | as A | as I |
| Kernel Rows | any | as A | as I |
| Img Protocol | {VALT_IMAGE2D, VALT_LINE1D, VALT_PIXEL0D} | as A | as I |
| Color Format | VAF_GRAY | as A | as I |
| Color Flavor | FL_NONE | as A | as I |
| Max. Img Width | any | as A | as I |
| Max. Img Height | any | as A | as I |
| ImplementationType | ||||
|---|---|---|---|---|
| 键入 | 静态写参数 | |||
| 默认 | AUTO | |||
| 范围 | (AUTO, EmbeddedALU, LUT) | |||
|
参数 ImplementationType 允许您影响运算符的实现,即定义用于实现运算符的逻辑元素。 您可以选择以下值之一: AUTO: 实例化运算符时,系统会根据运算符的参数设置,自动为给定的 FPGA 架构选择最佳实现策略。 EmbeddedALU: 运算符使用 FPGA 的嵌入式 ALU 元素。 LUT: 运算符使用 FPGA 的 LUT 元素。
|
||||
以下示例展示了运算符 CMP_NotEqual 的使用方法:
-
“Library Signal、Logic、Filter 和 Parameters 特定算子的功能示例”
示例 - 演示如何使用该算子

![[注意]](../common/images/admon/note.png)
上一页

