Operator Library: Base
Library: Base
PARALLELdn 算子用于减小输入链路与输出链路之间的 Parallelism。
下图展示了从输入端的 Parallelism 6 到输出端的 Parallelism 3 的并行度向下转换(parallel down conversion)。

在 VisualApplets 中,图像行的宽度必须是 Parallelism 的倍数。 由于 PARALLELdn 算子允许其输出端使用任意 Parallelism,因此输出端的图像行宽度可能不是输出 Parallelism 的倍数。 在这种情况下,算子将添加虚设像素来 Fill 图像行。 该虚设像素的值未定义。 在 VA 仿真中,为了便于观察,虚设像素将被设置为零。
下图直观地展示了这种虚设像素的插入过程。 可以看出,输出 Parallelism 3 无法完全映射输入行宽 8。 此时,额外增加了一个虚设像素,使行宽变为 9。

请注意,Parallelism 减小会导致输出链路的带宽低于输入链路。 由于算子无法缓存数据,这种降低的输出带宽也会体现在输入端,并可能会影响图像流水线中的前置算子。 从技术上讲,在进行并行度向下转换时,算子的输入端会在某些时钟周期内处于关闭/阻塞状态。 下图阐述了该算子的时序。

如果输入 Parallelism 是输出 Parallelism 的整数倍,则该算子所需的资源最少。
以下示例展示了 PARALLELdn 算子的使用方法:
-
带宽瓶颈 - 在移除像素后降低 Parallelism。
-
示例 - 展示了运算符 Blob_Analysis_1D 在线扫描应用中的用法。
-
“Color Plane Separation Option 5 - Sequential Output with Advances Processing”
颜色平面分离示例。 RGB 输入被拆分为其分量,并通过一个 DMA 通道进行顺序输出。 通过并行字收集相同分量并使用 FrameBufferRandomRead 读取来执行拆分。
-
示例 - 一个 High Speed 且稳健的激光线检测算法。 该算法可确定重心坐标,从而获得亚像素分辨率的结果。
-
“imaFlex CXP-12 Quad 平台上的 FrameBufferMultRoi 用户库元素功能示例”
示例 - 演示如何使用该算子



上一页

